Jump to content
  • Latest Reviews

    All Reviews
  • Latest Reviews

    All Reviews
  • H AMD καταθέτει πατέντα για GPU με σχεδιασμό chiplet και "Active Cache Bridge"

    Η AMD, την 1η Απριλίου, δημοσίευσε μια νέα αίτηση διπλώματος ευρεσιτεχνίας που φαίνεται να δείχνει τον τρόπο με τον οποίο κινείται ο σχεδιασμός chiplet GPU. Πριν το σκεφτείτε, είναι όντως μια αίτηση ευρεσιτεχνίας και δεν υπάρχει πιθανότητα ένα πρωταπριλιάτικο αστείο. Το νέο δίπλωμα ευρεσιτεχνίας αναπτύσσεται ταυτόχρονα με το προηγούμενο της AMD, το οποίο παρουσίαζε μόνο μια παθητική γέφυρα που συνδέει τα διαφορετικά τσιπ GPU και τους πόρους επεξεργασίας τους. Εάν θέλετε να διαβάσετε μια εις βάθος ανάλυση σχετικά με το ποια είναι τα chiplets και γιατί είναι σημαντικά για το μέλλον των γραφικών (και των υπολογιστών γενικά), ανατρέξτε σε αυτό το άρθρο εδώ στο TPU.

     

    large.Xel0Zx0ogAWWTrdN.jpglarge.tfiHRWk6Fgrenx5w.jpglarge.J3pBwjPqZx6MllQD.jpglarge.ASdu3f47vuHCJV98.jpg

    Η νέα σχεδίαση ερμηνεύει την ενεργή γέφυρα που συνδέει τα chiplets ως προσωρινή μνήμη τελευταίου επιπέδου (σκεφτείτε το ως L3), έναν ενοποιητικό δρόμο δεδομένων που εκτίθεται εύκολα σε όλα τα chiplets (σε αυτό το δίπλωμα ευρεσιτεχνίας, ένα σχέδιο τριών chiplet). Πρόκειται ουσιαστικά για την RDNA 2 Infinity Cache της AMD, αν και δεν χρησιμοποιείται μόνο ως προσωρινή μνήμη εδώ. Χρησιμεύει επίσης ως ενεργή διασύνδεση μεταξύ των GPU chiplets που επιτρέπουν την ανταλλαγή και τον συγχρονισμό πληροφοριών, όποτε και αν απαιτείται. Αυτό επιτρέπει επίσης στο μητρώο και στην προσωρινή μνήμη να εκτίθενται ως ενοποιημένο μπλοκ για προγραμματιστές, σε ένα αφαιρετικό στρώμα, ώστε να μην χρειάζεται να προγραμματίζουν για ένα σύστημα με σχεδιασμό προσωρινής μνήμης τριών δρόμων. Υπάρχουν επίσης φυσικά οφέλη απόδοσης που πρέπει να λάβουμε υπόψιν μας, όπως υπάρχουν με τα σχέδια chiplet της AMD Zen αρχιτεκτονικής με τη δυνατότητα κλιμάκωσης της απόδοσης χωρίς μονολιθικά σχέδια που έχουν υψηλές απαιτήσεις ισχύος. Η ενσωματωμένη, ενεργή γέφυρα προσωρινής μνήμης θα βοηθήσει, επίσης, σίγουρα στη μείωση του λανθάνοντος χρόνου και στη διατήρηση της συνοχής επεξεργασίας ανάμεσα στα chiplet.

     



    User Feedback

    Recommended Comments



    Join the conversation

    You can post now and register later. If you have an account, sign in now to post with your account.

    Guest
    Add a comment...

    ×   Pasted as rich text.   Paste as plain text instead

      Only 75 emoji are allowed.

    ×   Your link has been automatically embedded.   Display as a link instead

    ×   Your previous content has been restored.   Clear editor

    ×   You cannot paste images directly. Upload or insert images from URL.


×
×
  • Create New...

Important Information

By using this site, you agree to our Terms of Use.