Jump to content
  • astrolabos
    astrolabos

    PowerLattice: ρυθμιστής τάσης σε chiplet μέσα στο πακέτο του επεξεργαστή, υπόσχεται έως 50 % λιγότερη κατανάλωση για AI

    • Η νεοφυής PowerLattice λέει πως έφτιαξε ρυθμιστή τάσης σε μορφή chiplet που μπαίνει μέσα στο πακέτο του επεξεργαστή, με στόχο να κόψει δραστικά τις απώλειες τροφοδοσίας στα AI data centers.
    • Μιλά για έως 50 % λιγότερη κατανάλωση και έως 2x απόδοση ανά βατ, αλλά ανεξάρτητος ειδικός κρατά επιφυλάξεις για το πόσο ρεαλιστικό είναι αυτό χωρίς στενό, δυναμικό έλεγχο φορτίου σε πραγματικό χρόνο.
    • Αν σταθεί στην πράξη, είναι από τις λίγες «βαρετές» τεχνολογίες που μπορούν όντως να αλλάξουν το κόστος και τα όρια κλιμάκωσης της ΤΝ.

     

     

    Η ενεργειακή πίεση στα AI data centers δεν προέρχεται μόνο από την κατανάλωση των επιταχυντών, αλλά και από τις απώλειες στην αλυσίδα τροφοδοσίας μέχρι να φτάσει το ρεύμα στο ίδιο το chip. Σύμφωνα με το IEEE Spectrum, σε ένα ενδεικτικό σενάριο όπου μια GPU θα απαιτούσε περίπου 700 W για την εκτέλεση μεγάλου γλωσσικού μοντέλου, η υποδομή μπορεί να χρειαστεί να παρέχει σημαντικά υψηλότερη ισχύ, έως και της τάξης των 1.700 W, λόγω απωλειών πριν από το τελικό σημείο τροφοδοσίας.

     

     

    Ο ρυθμιστής τάσης (voltage regulator), το κύκλωμα που μετατρέπει και σταθεροποιεί την τάση τροφοδοσίας, είναι κρίσιμο υποσύστημα σε πλατφόρμες υψηλών επιδόσεων, αν και σπάνια γίνεται «ορατό» εκτός τεχνικών κύκλων. Όταν η τάση κατεβαίνει προς την περιοχή του περίπου 1 V που απαιτεί το chip, το ρεύμα αυξάνεται ώστε να διατηρηθεί η ίδια ισχύς. Σε αυτές τις συνθήκες, ακόμη και μικρές αποστάσεις μεταφοράς υψηλού ρεύματος επιβαρύνουν αισθητά τις απώλειες, καθώς η θερμική απώλεια αυξάνεται με το τετράγωνο του ρεύματος (I²R). Πρακτικά, μέρος της ενέργειας μετατρέπεται σε θερμότητα πριν αξιοποιηθεί υπολογιστικά.

     

    Η PowerLattice υποστηρίζει ότι το βασικό βήμα είναι να μεταφερθεί η μετατροπή τάσης όσο το δυνατόν πιο κοντά στο chip. Η προσέγγιση που περιγράφει βασίζεται σε chiplets τροφοδοσίας, τα οποία ενσωματώνονται μέσα στο ίδιο πακέτο του επεξεργαστή, κάτω από το υπόστρωμα, ώστε η πτώση τάσης να γίνεται σε απόσταση χιλιοστών αντί εκατοστών. Με αυτόν τον τρόπο μειώνεται η απόσταση που διανύει το υψηλό ρεύμα και, θεωρητικά, περιορίζονται οι απώλειες αγωγής.

     

    Κρίσιμο σημείο στην υλοποίηση είναι τα πηνία. Παραδοσιακά, τα πηνία απαιτούν όγκο για να διατηρούν ικανοποιητική απόδοση, κάτι που δυσκολεύει την ενσωμάτωσή τους κοντά στο chip. Η PowerLattice αναφέρει ότι χρησιμοποιεί εξειδικευμένο μαγνητικό κράμα ώστε τα πηνία να λειτουργούν αποδοτικά σε πολύ υψηλότερες συχνότητες, έως και 100 φορές πάνω από πιο κλασικές λύσεις. Η υψηλότερη συχνότητα επιτρέπει κύκλωμα με χαμηλότερη απαίτηση σε αυτεπαγωγή, άρα και μικρότερη φυσική διάσταση. Η εταιρεία κάνει λόγο για chiplets με επιφάνεια κάτω από το 1/20 των σημερινών ρυθμιστών και πάχος γύρω στα 100 μm.

     

    Τα μεγέθη που συνοδεύουν την πρόταση είναι και το σημείο που απαιτεί προσεκτική ανάγνωση. Η εταιρεία μιλά για έως 50 % μείωση κατανάλωσης και για έως διπλάσια απόδοση ανά βατ, μέσω μείωσης απωλειών και θερμικής επιβάρυνσης. Ωστόσο, ανεξάρτητος ερευνητής ηλεκτρονικών ισχύος, που αναφέρεται στο IEEE Spectrum, σημειώνει ότι το 50 % είναι ιδιαίτερα φιλόδοξο, και ότι για τόσο μεγάλα κέρδη συνήθως απαιτείται πολύ στενός, δυναμικός έλεγχος του φορτίου σε πραγματικό χρόνο, διαφορετικά τα αποτελέσματα περιορίζονται σε πιο «ιδανικές» συνθήκες.

     

    Σε εμπορικό επίπεδο, η PowerLattice δηλώνει ότι το chiplet είναι κλιμακούμενο και παραμετροποιήσιμο, με δυνατότητα προσαρμογής του αριθμού των chiplets ανάλογα με την αρχιτεκτονική και το πακέτο στόχο. Η προσέγγιση ευθυγραμμίζεται με την τάση της ετερογενούς ολοκλήρωσης, όπου τα σύγχρονα packages συνδυάζουν πολλαπλά chiplets με εξειδικευμένες λειτουργίες.

     

    Η κατεύθυνση δεν είναι μοναδική στη βιομηχανία. Η ενσωματωμένη ή πιο «κοντινή» ρύθμιση τάσης, σε επίπεδο die ή package, απασχολεί εδώ και χρόνια τους μεγάλους παίκτες. Ενδεικτικά, η Intel έχει παρουσιάσει υλοποιήσεις Fully Integrated Voltage Regulator (FIVR), με στόχο ταχύτερη απόκριση και μικρότερη εξάρτηση από εξωτερικά VR στη μητρική.

     

    Ως προς το χρονοδιάγραμμα, η εικόνα που μεταφέρεται δεν παραπέμπει σε άμεση υιοθέτηση. Το IEEE Spectrum αναφέρει ότι η PowerLattice βρίσκεται σε δοκιμές αξιοπιστίας και επικύρωσης, με ορίζοντα πρώτων πελατών περίπου σε δύο χρόνια, κάτι που μεταφράζεται ρεαλιστικά σε περίοδο γύρω στο 2027 για τα πρώτα δείγματα σε πραγματικές εγκαταστάσεις.

     

    Αν οι ισχυρισμοί επιβεβαιωθούν σε παραγωγικές συνθήκες, το όφελος δεν περιορίζεται στο κόστος ηλεκτρικής ενέργειας. Επεκτείνεται στην πυκνότητα υπολογιστικής ισχύος ανά rack, στις απαιτήσεις ψύξης, στους περιορισμούς τροφοδοσίας εγκατάστασης και, τελικά, στο πόσο γρήγορα μπορεί να κλιμακωθεί μια AI υποδομή πριν συναντήσει πρακτικούς περιορισμούς ισχύος. Αν δεν επιβεβαιωθούν, η συνολική κατεύθυνση παραμένει επίκαιρη, καθώς η αγορά πιέζεται να φέρει την τροφοδοσία «πιο κοντά» στο chip, όσο τα watt ανά επιταχυντή ανεβαίνουν.
     

     

    Πηγές

    1. Tiny Chips Could Lead to Giant Power Savings , IEEE Spectrum
    2. Power Delivery Reimagined for AI, PowerLattice’s power delivery chiplet , PowerLattice
    3. Fully integrated voltage regulator for 3D chiplet packages , eeNews Europe
    4. Fully Integrated Voltage Regulator (FIVR) , Intel EDC

    Φωτογραφία: PowerLattice
×
×
  • Δημιουργία...

Important Information

Ο ιστότοπος theLab.gr χρησιμοποιεί cookies για να διασφαλίσει την καλύτερη εμπειρία σας κατά την περιήγηση. Μπορείτε να προσαρμόσετε τις ρυθμίσεις των cookies σας , διαφορετικά θα υποθέσουμε ότι είστε εντάξει για να συνεχίσετε.