Τεχνητή Νοημοσύνη
Η SK hynix και η TetraMem παρουσιάζουν πειραματικό memristor chip για συσκευές edge AI
Αρχιτεκτονική βελτιστοποιημένη για depthwise convolution
Η υπολογιστική εντός μνήμης (in-memory computing, IMC) βασισμένη σε memristor επιταχύνει νευρωνικά δίκτυα εκτελώντας αναλογικούς υπολογισμούς απευθείας μέσα στις μνήμες, μειώνοντας τη μετακίνηση δεδομένων και την κατανάλωση ενέργειας. Ωστόσο, η depthwise convolution (DWC) -μια βασική λειτουργία σε ελαφριά δίκτυα όπως το MobileNet- εκτελεί ανεξάρτητο φιλτράρισμα ανά κανάλι με περιορισμένη επαναχρησιμοποίηση δεδομένων, κάτι που δεν ταιριάζει καλά με τις συμβατικές διατάξεις crossbar. Για να αντιμετωπίσουν αυτόν τον περιορισμό, οι ερευνητές ανέπτυξαν ένα SoC που συνδυάζει συμβατικές διατάξεις IMC crossbar με μια αρχιτεκτονική memristor ειδικά βελτιστοποιημένη για DWC.
RISC-V πυρήνας και δέκα μονάδες NPU
Το SoC βασίζεται σε ενσωματωμένο επεξεργαστή αρχιτεκτονικής RISC-V, ο οποίος αναλαμβάνει τον προγραμματισμό των φορτίων εργασίας, και διαθέτει συνολικά δέκα μονάδες επεξεργασίας νευρωνικών δικτύων (NPU). Μία από τις δέκα μονάδες είναι αφιερωμένη αποκλειστικά στην depthwise convolution, ενώ οι υπόλοιπες εννέα εκτελούν pointwise και dense λειτουργίες. Σύμφωνα με τα τεχνικά στοιχεία που παραθέτει το Tom's Hardware, εννέα από τις δέκα μονάδες NPU περιλαμβάνουν διάταξη memristor crossbar 256×256, 256 μετατροπείς DAC των 8-bit που μετατρέπουν ψηφιακές ενεργοποιήσεις σε αναλογικές τάσεις, καθώς και 256 μετατροπείς ADC των 8-bit που επαναφέρουν τις αναλογικές εξόδους σε ψηφιακές τιμές, μαζί με πρόσθετα περιφερειακά κυκλώματα για ανάγνωση, εγγραφή, προγραμματισμό και έλεγχο της διάταξης crossbar.
Η απόσταση από τις σημερινές απαιτήσεις AI
Το σημείο που ξεχωρίζει το ρεπορτάζ του Tom's Hardware είναι το μέγεθος του χάσματος επιδόσεων: σε θεωρητικό βέλτιστο σενάριο, το SoC φτάνει τα 2,54 TOPS, αριθμός που βρίσκεται περίπου 16 φορές κάτω από τις απαιτήσεις που έχει θέσει η Microsoft για τη διαπίστευση συσκευών Copilot+. Το ίδιο το δημοσίευμα το χαρακτηρίζει σε μεγάλο βαθμό ως proof-of-concept chip, χωρίς να παρέχει ανεξάρτητα επιβεβαιωμένα στοιχεία πραγματικής απόδοσης εκτός του θεωρητικού μέγιστου. Δεν υπάρχει ανακοινωμένο χρονοδιάγραμμα για εμπορική αξιοποίηση ή για επόμενη γενιά του σχεδιασμού.
Η συνεργασία SK hynix, TetraMem και USC τοποθετείται περισσότερο ως ερευνητική απόδειξη ότι η αρχιτεκτονική memristor μπορεί να χειριστεί αποδοτικά λειτουργίες όπως η depthwise convolution, παρά ως ανταγωνιστική πρόταση επιτάχυνσης AI για την τρέχουσα αγορά συσκευών edge.
Πηγές
tomshardware.com
52
