Imec, TSMC και ASML ολοκληρώνουν με επιτυχία τρανζίστορ 2D υλικών σε wafer 300 mm, με βήμα 50 nm

Η κοινοπραξία imec, TSMC και ASML παρουσίασε στο 2026 IEEE/JSAP Symposium on VLSI Technology and Circuits μια νέα, επαναλήψιμη και επεκτάσιμη διαδρομή ολοκλήρωσης για τρανζίστορ βασισμένα σε 2D υλικά, σε wafer διαμέτρου 300 mm. Η εργασία παρέχει τόσο nFETs όσο και pFETs με contacted poly pitch (CPP) 50 nm στον ίδιο wafer 300 mm, σηματοδοτώντας ένα βήμα προς τη βιομηχανική υιοθέτηση συσκευών λογικής μετα-πυριτίου.

Τι επιτεύχθηκε και γιατί είναι πρωτόγνωρο

Παρουσιάστηκαν για πρώτη φορά συμπληρωματικά 2D τρανζίστορ σε τέτοιες διαστάσεις, χρησιμοποιώντας διεργασία συμβατή με τη βιομηχανία. Συγκεκριμένα, τα nFETs υλοποιούνται με κανάλι MoS₂, ενώ τα pFETs χρησιμοποιούν είτε WS₂ είτε WSe₂ ως υλικό καναλιού. Και οι δύο τύποι τρανζίστορ επέδειξαν καλά χαρακτηριστικά ρεύματος-τάσης (I-V) στις δοκιμές.

Το CPP των 50 nm είναι το βασικό μετρικό μέγεθος κλιμάκωσης στη βιομηχανία ημιαγωγών — αντιστοιχεί στην κατακόρυφη περίοδο μεταξύ διαδοχικών πυλών πολυκρυσταλλικού πυριτίου, και η επίτευξή του σε 2D υλικά σε wafer 300 mm θεωρείται από τους οργανισμούς-εταίρους ως κρίσιμη προϋπόθεση για τη μετάβαση από εργαστηριακό σε εργοστασιακό επίπεδο.

Γιατί τα 2D υλικά — και ποιο ήταν το εμπόδιο

Τα δισδιάστατα (2D) transition metal dichalcogenides (TMDs), όπως τα MoS₂, WS₂ και WSe₂, θεωρούνται εδώ και καιρό υποσχόμενοι υποψήφιοι για να διαδεχθούν το πυρίτιο ως υλικό καναλιού στα τρανζίστορ CMOS, λόγω των ευνοϊκών ηλεκτρικών τους ιδιοτήτων. Η ατομική τους λεπτότητα επιτρέπει άριστο ηλεκτροστατικό έλεγχο του καναλιού ακόμα και σε εξαιρετικά μικρά μήκη πύλης και καναλιού, διατηρώντας παράλληλα αποδεκτές κινητικότητες φορτίων — στοιχείο που το πυρίτιο δυσκολεύεται να εξασφαλίσει σε τέτοιες διαστάσεις.

Ωστόσο, η μετάφραση των εργαστηριακών επιδείξεων σε κατασκευάσιμες διεργασίες αποδείχθηκε μείζον πρόκληση. Το βασικό εμπόδιο ήταν η απουσία ενός συμβατού ροή ολοκλήρωσης σε wafer 300 mm, που να αποδίδει nFETs και pFETs τύπου TMD σε βιομηχανικά σχετικές διαστάσεις — διατηρώντας παράλληλα τις επιδόσεις που έχουν εκτενώς αποδειχθεί σε εργαστηριακή κλίμακα.

Προηγούμενη πρόοδος και ο ρόλος των εταίρων

Στο VLSI 2024, ο imec είχε επιδείξει μια διεργασία ξηρής μεταφοράς MX₂ σε 300 mm που κατέγραψε για πρώτη φορά επαναλήψιμη διεργασία με εξαιρετική ομοιομορφία σε ολόκληρο τον wafer, με μορφολογική απόδοση άνω του 99,5%. Η παρούσα ανακοίνωση οικοδομεί επάνω σε αυτήν τη βάση, προσθέτοντας τη συμμετοχή της TSMC για την παραγωγή υψηλής ποιότητας μονοστρωμάτων TMD, και της ASML για τις λιθογραφικές λύσεις που καθιστούν εφικτή την κλίμακα των 50 nm CPP.

Ένα από τα βασικά τεχνικά επιτεύγματα αφορά τα pFETs τύπου WSe₂. Σε συνεργασία με την TSMC, ο imec ξεκίνησε με συνθετικό διπλό στρώμα WSe₂ — δύο μονοστρώματα υψηλής ποιότητας από την TSMC — και στη συνέχεια οξείδωσε το επάνω μονοστρώμα, μετατρέποντάς το σε ενδιάμεσο στρώμα που υποστήριξε με επιτυχία την εναπόθεση του οξειδίου της πύλης HfO₂.

Εφαρμογές-στόχοι και χάρτης πορείας

Τα αποτελέσματα αυτά είναι σχεδιασμένα να τροφοδοτήσουν δύο κύριες εφαρμογές: ultra-scaled λογική σε μελλοντικές γενιές κόμβων, και ολοκλήρωση σε back-end-of-line (BEOL) καθώς και στο πίσω μέρος του wafer (backside). Ο imec εργάζεται για να εισαγάγει συσκευές 2D MX₂ στον κόμβο A7 του χάρτη πορείας λογικής τεχνολογίας του. Σε αυτή τη μελλοντική γενιά τεχνολογίας, τα CFET με κανάλια Si θα αποτελούν την υψηλής επίδοσης λογική CMOS, ενώ οι 2D συσκευές MX₂ στοχεύουν σε περιφερειακές θέσεις στο BEOL ή ακόμα και στο πίσω μέρος των wafer.

Σύμφωνα με τον imec, όταν χρειαστεί να ολοκληρωθούν σε πολύπλοκες αρχιτεκτονικές CFET, θα υπάρχει ήδη εμπειρία: το 2D υλικό θα έχει εισαχθεί στο fab των 300 mm, οι λύσεις για εναπόθεση διηλεκτρικών και δημιουργία επαφών πηγής/αποστράγγισης θα είναι έτοιμες.

Επιφυλάξεις

Η ανακοίνωση είναι ερευνητική επίδειξη, όχι ανακοίνωση εμπορικού προϊόντος ή παραγωγικής εγκατάστασης. Τα χαρακτηριστικά I-V περιγράφονται ως «καλά» από τους εταίρους, χωρίς να δημοσιεύονται ακόμα ανεξάρτητα επαληθευμένες μετρήσεις επιδόσεων. Η μετάβαση από την εργαστηριακή επίδειξη στη μαζική παραγωγή παραμένει πολυετής διαδρομή, με ανοιχτές προκλήσεις στην αξιοπιστία, στην ομοιομορφία σε μεγάλα volumes και στο κόστος ανά wafer.

Πηγές

• TechPowerUp – ASML, TSMC, and imec Achieve 300 mm Integration of 2D-Material Transistors with 50 nm Pitch
• Bits&Chips – ASML, TSMC and Imec scale 2D transistors to 50nm pitch on 300mm wafers
• imec – 2D-material based devices in the logic scaling roadmap
• imec Press – Advances in 2D-material based device technology