Η TSMC επιταχύνει το CoPoS ως πιθανή μελλοντική εναλλακτική του CoWoS: γυάλινα υποστρώματα, έως 30% χαμηλότερο κόστος και αξιοποίηση πάνω από 90%

Η TSMC αναπτύσσει ενεργά το CoPoS (Chip-on-Panel-on-Substrate) ως νέα τεχνολογία συσκευασίας για chips AI υψηλής υπολογιστικής ισχύος, με σκοπό να συμπληρώσει — και μακροπρόθεσμα να αντικαταστήσει — το υφιστάμενο CoWoS (Chip-on-Wafer-on-Substrate). Σύμφωνα με την Commercial Times, η πιλοτική γραμμή CoPoS της TSMC είχε ήδη ξεκινήσει παραδόσεις εξοπλισμού στις ομάδες Ε&Α από τον Φεβρουάριο, με την πλήρη γραμμή να στοχεύει ολοκλήρωση έως τον Ιούνιο.

Γιατί το CoWoS φτάνει στα όριά του

Η κεντρική αιτία ώθησης προς το CoPoS είναι γεωμετρική. Η Commercial Times επισημαίνει ότι καθώς τα μεγέθη των AI chips συνεχίζουν να μεγαλώνουν — όπως το Rubin GPU της NVIDIA που φτάνει τα 5,5x reticle — ένα τυπικό 12ιντσο wafer μπορεί πλέον να χωρέσει μόλις 7, ή σε ορισμένες περιπτώσεις ακόμα και μόλις 4 μονάδες. Το πρόβλημα είναι διπλό: γεωμετρική σπατάλη στην περίμετρο του κυκλικού wafer, και φυσικό όριο στο μέγεθος του package.

Το CoPoS υιοθετεί συσκευασία επιπέδου πάνελ που μετατρέπει τον κύκλο σε τετράγωνο, αυξάνοντας σημαντικά τον ρυθμό αξιοποίησης υλικού του αρχικού 12ιντσου κυκλικού wafer από λιγότερο από 70% σε πάνω από 90%, λύνοντας το πρόβλημα της γεωμετρικής σπατάλης και του εκτοξευόμενου κόστους που προκαλείται από τη μεγιστοποίηση του μεγέθους φωτομάσκας σε υπέρμεγα AI chips μετά το 2028.

Διαστάσεις πάνελ και μείωση κόστους

Η μετάβαση περιλαμβάνει αντικατάσταση των ~300mm κυκλικών silicon interposers με μεγάλα τετράγωνα και ορθογώνια πάνελ, με αρχικές διαστάσεις περίπου 310×310mm και μεταγενέστερες επιλογές που επεκτείνονται σε 515×510mm και ακόμα και 750×620mm. Σύμφωνα με τα στοιχεία της πηγής, η μετάβαση αυτή επιφέρει μείωση κόστους κατά 20–30% ανά μονάδα επιφάνειας.

Το μεγαλύτερο τετράγωνο σχήμα σκοπεύει να μειώσει τη σπατάλη στις άκρες, να επιτρέψει μεγαλύτερα reticle και μάσκες για AI accelerators, και να διευκολύνει την τοποθέτηση περισσότερων dies και HBM σε ένα ενιαίο package. Τεχνικά, το CoPoS συνδυάζει ιδέες του CoWoS με fan-out panel-level packaging, δομώντας στρώσεις RDL (redistribution layer) σε πάνελ γυαλιού ή σαπφείρου αντί για κυκλικό πυρίτιο.

Όσον αφορά τα γυάλινα υποστρώματα ειδικότερα, ο αναλυτής Ming-Chi Kuo διευκρίνισε ότι, σε αντίθεση με ορισμένες αρχικές ερμηνείες, το γυαλί χρησιμοποιείται μόνο ως προσωρινός φορέας κατά τη διάρκεια της παραγωγής και όχι ως τμήμα του τελικού package.

Χρονοδιάγραμμα: 2027 δοκιμές, 2028 παραγωγή, 2030+ γυαλί

Η TSMC στοχεύει σε δοκιμαστική παραγωγή CoPoS το 2027 και σε μαζική παραγωγή για το 2028, ενώ το χρονοδιάγραμμα για CoPoS με γυάλινα υποστρώματα ορίζεται μετά το 2030. Το εργοστάσιο TSMC Arizona αναμένεται να διαδραματίσει σημαντικό ρόλο στην παραγωγή CoPoS μεταξύ 2029 και 2030.

Σύμφωνα με τον Kevin Zhang, ανώτατο αντιπρόεδρο επιχειρηματικής ανάπτυξης και πωλήσεων της TSMC, οι τεχνολογίες συσκευασίας επιπέδου πάνελ δεν θα παρέχουν, τουλάχιστον αρχικά, τις ίδιες πυκνότητες διασύνδεσης με τις σημερινές τεχνολογίες επιπέδου wafer όπως το CoWoS. Λαμβάνοντας υπόψη ότι το CoPoS χρησιμοποιεί νέα εργαλεία με άγνωστες ακόμα ιδιαιτερότητες, είναι πιο ρεαλιστικό να αναμένονται τα πρώτα προϊόντα βασισμένα σε CoPoS το 2029 ή το 2030, με πιο ουσιαστικούς όγκους στο πρώτο μισό της επόμενης δεκαετίας.

Η TSMC αναπτύσσει το Chiayi στην Ταϊβάν ως νέο κέντρο συσκευασίας και επεκτείνει παράλληλα τις εγκαταστάσεις συσκευασίας στην Arizona για να καλύψει τη ζήτηση από βασικούς πελάτες όπως η NVIDIA και η AMD.

CoWoS και Intel: παράλληλοι δρόμοι

Το CoWoS θα παραμείνει η ραχοκοκαλιά της συσκευασίας AI chips στο ορατό μέλλον, λόγω της τεχνικής του ωριμότητας και του βάθους της αλυσίδας εφοδιασμού. Το CoPoS κατανοείται καλύτερα ως τεχνολογία που καλύπτει έναν ρόλο που δεν σχεδιάστηκε ποτέ να εκπληρώσει το CoWoS, με μαζική παραγωγή που δεν αναμένεται πριν από το 2028.

Τα χρονοδιαγράμματα αυτά ευθυγραμμίζονται με αυτά της Intel και των συνεργατών της. Η Amkor έχει δηλώσει ότι η τεχνολογία Glass Substrates της Intel θα είναι έτοιμη για εμπορική αξιοποίηση εντός τριών ετών, ενώ η Intel εξετάζει το εργοστάσιό της στο Rio Rancho για να γίνει κεντρικό σημείο παραγωγής αυτών των τεχνολογιών συσκευασίας.

Πηγές

• WCCFTech — TSMC Accelerates CoPoS Packaging to Replace CoWoS
• Commercial Times Taiwan — πρωτογενής αναφορά CoPoS/Glass Core Substrates
• TrendForce — TSMC CoPoS Pilot Line, April 2026
• TechPowerUp — TSMC Prepares CoWoS to CoPoS Shift
• Tom's Hardware — TSMC on CoPoS vs CoWoS scaling
• CommonWealth Magazine — What TSMC's CoPoS Move Really Means