TSMC CoWoS Roadmap: Πακέτα άνω των 14 Reticles και 48x Άλμα σε Υπολογιστική Ισχύ ως το 2029

Στο North America Technology Symposium 2026 στη Σάντα Κλάρα, η TSMC παρουσίασε έναν εκτενή τεχνολογικό χάρτη πορείας που εκτείνεται έως το 2029, με έμφαση στην advanced packaging τεχνολογία CoWoS — και τα νούμερα που ανακοινώθηκαν είναι εντυπωσιακά.

Από 5.5 σε 14+ Reticles: Μια Τεράστια Κλιμάκωση

Η TSMC παράγει ήδη CoWoS interposers μεγέθους 5.5 reticles. Σύμφωνα με τις ανακοινώσεις, η εταιρεία σχεδιάζει να κλιμακώσει αυτή την τεχνολογία σε 14 reticles το 2028 και σε άνω των 14 reticles το 2029. Ενδιάμεσα, το 2027, το μέγεθος του interposer αναμένεται να φτάσει τα 9.5 reticles.

Το CoWoS σε 14 reticles επιτρέπει την ενσωμάτωση περίπου 10 μεγάλων compute dies και 20 HBM stacks σε ένα ενιαίο package. Η έκδοση που υπερβαίνει τα 14 reticles, αναμενόμενη για το 2029, φέρνει ακόμα μεγαλύτερες δυνατότητες, με υποστήριξη για έως 24 στοίβες HBM5E — γεγονός που μεταφράζεται σε τεράστια αύξηση εύρους ζώνης μνήμης.

48x Υπολογιστική Ισχύς και 34x Εύρος Ζώνης Μνήμης

Ο αριθμός των compute transistors εντός ενός μεμονωμένου CoWoS package προβλέπεται να αυξηθεί κατά 48x μεταξύ 2024 και 2029. Παράλληλα, το εύρος ζώνης μνήμης αναμένεται να κλιμακωθεί κατά 34x την ίδια περίοδο, χάρη στις εξελίξεις στην τεχνολογία HBM και τις τεχνικές ενσωμάτωσης.

Αυτές οι επιδόσεις δεν αποτελούν απλώς αριθμούς σε ένα slide — αντικατοπτρίζουν τη στρατηγική της TSMC να αντιμετωπίσει τις εκθετικά αυξανόμενες απαιτήσεις των AI workloads, για τις οποίες η απλή συρρίκνωση transistors δεν αρκεί πλέον.

SoW-X: Wafer-Scale Integration στα 40 Reticles

Πέρα από το CoWoS, η TSMC ανακοίνωσε και την τεχνολογία SoW-X (System-on-Wafer-X), στοχεύοντας σε ενσωμάτωση στα 40 reticles — ισοδύναμο με ολόκληρο wafer 300mm. Η τεχνολογία αυτή, επίσης αναμενόμενη για το 2029, αφαιρεί εντελώς την ανάγκη για substrate, συνδυάζοντας πλήθος compute dies σε ένα ενιαίο, τεράστιο σύστημα.

A14-to-A14 SoIC: 3D Stacking Επόμενης Γενιάς

Στο μέτωπο του 3D stacking, η TSMC ανακοίνωσε ότι η τεχνολογία SoIC (System on Integrated Chips) A14-to-A14 θα είναι έτοιμη για παραγωγή το 2029, προσφέροντας 1.8x μεγαλύτερη die-to-die I/O πυκνότητα σε σχέση με το N2-on-N2 SoIC. Αυτό σημαίνει σημαντικά υψηλότερο bandwidth μεταξύ των στοιβαγμένων dies, κρίσιμο παράγοντα για τις AI εφαρμογές.

Νέες Διεργασίες: A13, A12 και N2U

Παράλληλα με τις εξελίξεις στο packaging, η TSMC παρουσίασε και νέους κόμβους παραγωγής. Το A13 αποτελεί άμεση συρρίκνωση του A14, προσφέροντας 6% μείωση εμβαδού με πλήρη συμβατότητα κανόνων σχεδίασης, και στοχεύει στην παραγωγή το 2029. Το A12 είναι βελτίωση της πλατφόρμας A14 με τεχνολογία Super Power Rail για backside power delivery, ιδανικό για AI και HPC. Τέλος, το N2U επεκτείνει την οικογένεια 2nm, υπόσχοντας 3-4% υψηλότερη ταχύτητα ή 8-10% χαμηλότερη κατανάλωση ενέργειας έναντι του N2P, με παραγωγή το 2028.

Co-Packaged Optics: Το Επόμενο Βήμα στις Διασυνδέσεις

Η TSMC ανακοίνωσε επίσης ότι η λύση Co-Packaged Optics (CPO) με το COUPE (Compact Universal Photonic Engine) θα μπει σε παραγωγή το 2026. Η ενσωμάτωση οπτικής επικοινωνίας απευθείας στο package μπορεί να επιτύχει έως 10x βελτίωση στην ενεργειακή απόδοση και 20x μείωση στην καθυστέρηση (latency) σε σχέση με τις συμβατικές ηλεκτρικές διασυνδέσεις.

Συμπέρασμα

Η TSMC καταδεικνύει για ακόμα μια φορά ότι ο δρόμος προς το μέλλον του AI computing δεν περνά μόνο από τη συρρίκνωση transistors, αλλά και από την επανάσταση στο packaging. Με CoWoS πακέτα που θα ξεπερνούν τα 14 reticles, 24 HBM5E stacks και 48x αύξηση υπολογιστικής ισχύος, η εταιρεία ετοιμάζεται να καλύψει τις ανάγκες μιας αγοράς AI που δεν σταματά να επεκτείνεται.

Πηγές

• Tom's Hardware — TSMC's details next-gen CoWoS roadmap
• Semiwiki — TSMC Technology Symposium 2026 Overview
• EE Times — TSMC Unfolds Map for Process, Packaging Tech
• VideoCardz — TSMC A13 node: 6% area reduction over A14