Η SK hynix παρουσιάζει 5-bit NAND με “split-cell” αρχιτεκτονική και στόχο αναγνώσεις έως 20× ταχύτερες
Η ιδέα του Multi-Site Cell (MSC), λιγότερα states ανά υποπεριοχή
Το MSC χωρίζει λειτουργικά κάθε κελί σε δύο ανεξάρτητες υποπεριοχές (“sites”). Κάθε site χρησιμοποιεί 6 καταστάσεις τάσης, άρα ο συνολικός αριθμός συνδυασμών γίνεται 6 × 6 = 36. Αυτό επαρκεί για να κωδικοποιήσει τις 32 καταστάσεις που απαιτούνται για 5 bits, με 4 συνδυασμούς να μένουν αχρησιμοποίητοι. Το πρακτικό όφελος είναι ότι το sensing margin ανά site μεγαλώνει, επειδή δεν χρειάζεται να “στριμώξεις” 32 επίπεδα τάσης σε μία μόνο κλίμακα.
Γιατί έχει σημασία, το “φράγμα” πάνω από το QLC
Η κλασική δυσκολία με PLC είναι ότι όσο ανεβαίνεις σε bits ανά κελί, τα επίπεδα τάσης πλησιάζουν μεταξύ τους, ο διαχωρισμός γίνεται πιο δύσκολος, και η διαρροή φορτίου (με τον χρόνο και τους κύκλους) επηρεάζει περισσότερο την αξιοπιστία. Γι’ αυτό η QLC έχει προχωρήσει εμπορικά, ενώ το PLC παραμένει παραδοσιακά απαιτητικό σε επίπεδο αντοχής και ρυθμού ανάγνωσης.
Το “20× faster reads”, τι σημαίνει και τι δεν σημαίνει
Σύμφωνα με όσα μεταφέρονται από την παρουσίαση, η SK hynix υποστηρίζει έως 20× ταχύτερες αναγνώσεις σε σύγκριση με “non-MSC” PLC, δηλαδή με μια συμβατική προσέγγιση PLC που βασίζεται σε 32 states στο ίδιο site. Αυτό δεν είναι σύγκριση με σημερινά TLC ή QLC προϊόντα, είναι ισχυρισμός “PLC vs PLC”, με και χωρίς MSC, και αφορά κυρίως την ανάκτηση επιδόσεων που συνήθως χάνεται όταν ανεβαίνεις σε 5 bits ανά κελί.
Πότε θα το δούμε σε προϊόντα
Η παρουσίαση στο IEDM είναι ισχυρό σήμα κατεύθυνσης, αλλά δεν είναι ανακοίνωση εμπορικού PLC SSD. Το κρίσιμο ερώτημα είναι αν η MSC αρχιτεκτονική μπορεί να γίνει οικονομικά “mass producible” σε κλίμακα, με αποδεκτές αποδόσεις παραγωγής και σταθερή συμπεριφορά σε βάθος χρόνου, ειδικά σε enterprise σενάρια.
Πηγές
SK hynix developing split-cell 5-bit flash, Blocks & Files SK hynix Unveils 5-Bit NAND That Splits Cells, Delivers 20× Faster Reads, TrendForce 18-5: Mass Producible Multi-Site NAND Flash for Fast, Reliable and Power-Efficient 5-Bits/Cell Operation, IEEE IEDM 2025 (speaker/session listing) Session 18: NAND Technology (schedule and talks), IEEE IEDM 2025
530
